1. 키르히호프 제1법칙 (KCL)
어떤 회로에서 임의의 마디에 흘러들어가는 전류의 합은 흘러나오는 전류의 합과 같다.
그림으로 쉽게 표현하자면 다음과 같다.
2. 키르히호프 제2법칙 (KVL)
회로망 내의 폐회로에서 전체 전압은 각 전압의 총합과 같다
3. 문제적용
'Embedded System > 전자회로 (PCB)' 카테고리의 다른 글
| 입/출력 임피던스(Impedance, Z) (0) | 2023.04.14 |
|---|---|
| 저항(Resistor) (0) | 2023.03.07 |
| LDO(Low Drop Out) Voltage Regulator (1) | 2023.02.15 |
| 직류(DC)회로 해석 기초 (0) | 2023.02.12 |
| PCB 회로 소자의 공통적인 법칙 (0) | 2023.01.19 |
